von user2014 am Freitag 12. Dezember 2014, 16:55
Hallo anders,
die Dokumentation läßt beide Varianten zu, mit der Einschränkung der direkten Verbindung zu Vcc, wenn die Betriebsspannung ...
Für die D-Flip-Flop's scheint da jedoch die nachfolgend beschriebene Möglichkeit ebenfalls zu gelten (?), wenn ich die Publikation richtig deute.
"D-FlipFlop
Das D-FF hat einen Dateneingang D und einen Takt-(engl.: Clock-)eingang C. Ein H am Dateneingang D "setzt" den Ausgang Q, ein L an D "rücksetzt" Q. Die Setz- bzw. Rücksetzfunktion erfolgt aber erst durch einen Impuls (bzw. eine positive Flanke) am Takteingang C.
D-FF haben meist einen flankengesteuerten C-Eingang. Vorteil: Mittels der Flanke an C lassen sich meherere FF synchron schalten. Manche D-FF haben zusätzlich R,S- oder /R,/S-Eingänge, mit denen sich das FF taktunabhängig setzen bzw. rücksetzen läßt.
WICHTIG: Unbenutzte R,S-Eingänge müssen stets fest an L-Pegel (GND), unbenutzte /R,/S-Eingänge stets an H-Pegel (+Ub) gelegt werden !!!
IC-Beispiele für D-FF: TTL: 7475: 4 Stück zustandsangesteuerte D-FF. TTL: 7474: 2 Stück flankengesteuerte D-FF mit zusätzlichen /R,/S-Eingängen. CMOS: 4013: 2 Stück flankengesteuerte D-FF mit zusätzlichen R,S-Eingängen."
user2014
Der Mensch, der eine gute Tat vollbracht hat, soll nicht viel Aufhebens davon machen, sondern zu einer neuen schreiten.
(Marc Aurel)